Keywords: Circuit of gated SR latch with asynchronous inputs.svg en Circuit of gated SR latch with asynchronous inputs IEC standard es Circuito de un biestable SR sincronizado por nivel alto con entradas asíncronas simbología IEC own Dizquierdol Made with Dia v0 97 1 Cc-zero Flip-flops |